| 特長: | FPGAの開発といえば，Verilog HDLやVHDLなどのHDL(Hardware Description Language)でRTL(Resister Transfer Level)のソース・コードを記述し，FPGAベンダの開発ツールで論理合成するのが一般的です．HDLによるRTL記述はその名前の通り，レジスタ転送といったハードウェアの動作を記述するための言語であり，アルゴリズム・レベルのより抽象度が高い処理の論理合成はできません．このため，より上位(高位)のレベルの記述手法が望まれました． ご存知のように，ソフトウェア開発ではC言語がよく使われます．アルゴリズムの記述が得意なC言語でハードウェアが設計できると，開発が非常に楽になることが予想できます．こうした流れから，C言語に対応した高位合成ツールが登場しました． 本書では，Xilinx社の最新開発ツールSDSoCやVivado HLSを活用したハードウェア/ソフトウェア混在システムの開発，Altera社Nios IIと高位合成ツールeXCiteで実現する画像フィルタ・システムの設計事例について解説します．さらに，フリーの次世代コンパイラLLVMを使ってC言語ソースからVerilog HDLに変換して，FPGAに落とし込む方法についても解説します．変換時の最適化オプションの指定の違いがもたらす回路規模や動作周波数などを比較し考察しています． さらにC言語だけでなく，特集関連記事としてOpenCLでFPGAを開発する事例や，Javaでハードウェアを記述する事例などについても紹介しています． |
|---|
