「tpd-5」の検索結果

論理回路 = VHCT。ロジックタイプ = 非反転。チャンネル数 = 1。入力タイプ = LS-TTL。出力タイプ = CMOS。極性 = 非反転。実装タイプ = 表面実装。パッケージタイプ = TSSOP。ピン数 = 14。最大伝播遅延時間 @ 最大 CL = 13ns。動作供給電圧 Max = 5.5 Vmm。幅 = 4.5mm。高速： tpd = 3.5 ns (標準) @ VCC = 5 V 低消費電力： ICC = 2 mA (最大) @ TA = 25 ° C TTL 互換入力： VIL = 0.8 V 、 VIH = 2.0 V CMOS 対応出力： VOH> 0.8VCC 、 VOL< 0.1VCC @ 負荷 入力及び出力でのパワーダウン保護機能を実現

ロジックタイプ = NAND。実装タイプ = 表面実装。エレメント数 = 4。ゲートあたりの入力数 = 2。パッケージタイプ = TSSOP。ピン数 = 14。論理回路 = VHC。入力タイプ = CMOS。動作供給電圧 Max = 5.5 V。高レベル出力電流 Max = -24mA。最大伝播遅延時間 @ 最大 CL = 14.5 ns @ 50 pF。動作供給電圧 Min = 2 V。低レベル出力電流 Max = 24mA。幅 = 4.5mm。MC74VHC00 は、シリコンゲート CMOS 技術で製造された Advanced High Speed CMOS 2 入力 NAND ゲートです。CMOS の低消費電力を維持しながら、同等のバイポーラショットキー TTL に匹敵する高速動作を実現しています。内部回路は、ノイズ耐性に優れ、出力が安定したバッファ出力をはじめとする 3 段階から構成されています。入力は最大 7 V の電圧に耐え、 5 V システムのインターフェイスを 3 V システムに対応できます。高速： tpd = 3.7 ns (標準) @ VCC = 5 V 低消費電力： ICC = 2 μ A (最大) @ TA = 25 C 高ノイズ耐性： VNIH = VNIL = 28 % VCC 入力にパワーダウン保護機能を実現 平衡伝搬遅延 2 → 5.5 V の動作範囲に対応する設計です 低ノイズ： VolP = 0.8 V (最大) 他の標準ロジックファミリと互換性があるピン配置及び機能 ラッチアップ性能は 300 mA を超えます ESD 性能： HBM> 2000V 、機械モデル> 200V チップの複雑さ： 32 FET または 8 つの同等の Gates