「PLT」の検索結果

ファミリー名 = MAX IIマクロセル数 = 980ユーザI/O数 = 116メモリタイプ = フラッシュロジックブロック/エレメント数 = 127インシステムプログラミング = インシステム実装タイプ = 表面実装パッケージタイプ = TQFPピン数 = 144個別アウトプットイネーブルコントロール = あり寸法 = 20 x 20 x 1.4mm高さ = 1.4mm動作供給電圧 Max = 3.6 Vmm動作供給電圧 Min = 2.375 VmmAltera コンプレックスプログラマブルロジックデバイス

ファミリー名 = MAX IIマクロセル数 = 440ユーザI/O数 = 116メモリタイプ = フラッシュロジックブロック/エレメント数 = 57インシステムプログラミング = インシステム実装タイプ = 表面実装パッケージタイプ = TQFPピン数 = 144個別アウトプットイネーブルコントロール = あり寸法 = 20 x 20 x 1.4mm高さ = 1.4mm動作供給電圧 Max = 3.6 Vmm幅 = 20mmAltera コンプレックスプログラマブルロジックデバイス

プログラマブルロジックテクノロジー = CPLDキットの分類 = 開発キット対象機器 = 5M570Zキット名 = MAX VUSBケーブル、ライセンスフリーのQuartusR II Web Editionソフトウェア. MAX V CPLD Development Kit. Altera MAX V CPLD 開発キットは、I/O 拡張、インタフェースブリッジ、電源管理、初期化制御、アナログインターフェイス制御など、最も一般的なCPLDアプリケーションのプロトタイプに必要なハードウェアとソフトウェアの両方を含む、完全な設計環境です。. CPLD ( ；sub>；VCCINT ；/sub>；と ；sub>；VCCIO ；/sub>；) 消費電力を測定 2 つの異なる I/O 電圧 (CPLD バンク 2 上の調整可能な ；sub>；VCCIO ；/sub>；) 間のブリッジ 4 つのコネクターを介した外部機能またはデバイスへとのインターフェイス メモリーのリード / ライト 5M570Z CPLD で使用可能な 8 Kb ユーザーフラッシュメモリー (UFM) I2C/SPI EEPROM (ユーザーがインストール) 提供されたサンプルデザインを再利用することにより、CPLD デザインを迅速に実行 キットのPCBボードと回路図をデザインモデルとして再利用 CPLD 構成用USB-Blaster回路内蔵 ユーザーLED、押しボタン、コンデンサセンスボタン 標準 PC スピーカーヘッダ DC モータヘッダ x 2 ドーターカードとの嵌合用GPIO コネクタ