「cpld」の検索結果

プログラマブルロジックテクノロジー = CPLD。キットの分類 = 開発キット。対象機器 = 5M570Z。キット名 = MAX V。USBケーブル、ライセンスフリーのQuartusR II Web Editionソフトウェア. MAX V CPLD Development Kit. Altera MAX V CPLD 開発キットは、I/O 拡張、インタフェースブリッジ、電源管理、初期化制御、アナログインターフェイス制御など、最も一般的なCPLDアプリケーションのプロトタイプに必要なハードウェアとソフトウェアの両方を含む、完全な設計環境です。. CPLD ( ；sub>VCCINT ；/sub>と ；sub>VCCIO ；/sub>) 消費電力を測定 2 つの異なる I/O 電圧 (CPLD バンク 2 上の調整可能な ；sub>VCCIO ；/sub>) 間のブリッジ 4 つのコネクターを介した外部機能またはデバイスへとのインターフェイス メモリーのリード / ライト 5M570Z CPLD で使用可能な 8 Kb ユーザーフラッシュメモリー (UFM) I2C/SPI EEPROM (ユーザーがインストール) 提供されたサンプルデザインを再利用することにより、CPLD デザインを迅速に実行 キットのPCBボードと回路図をデザインモデルとして再利用 CPLD 構成用USB-Blaster回路内蔵 ユーザーLED、押しボタン、コンデンサセンスボタン 標準 PC スピーカーヘッダ DC モータヘッダ x 2 ドーターカードとの嵌合用GPIO コネクタ

ファミリー名 = MAX II。マクロセル数 = 980。ユーザI/O数 = 116。メモリタイプ = フラッシュ。ロジックブロック/エレメント数 = 127。インシステムプログラミング = インシステム。実装タイプ = 表面実装。パッケージタイプ = TQFP。ピン数 = 144。個別アウトプットイネーブルコントロール = あり。寸法 = 20 x 20 x 1.4mm。高さ = 1.4mm。動作供給電圧 Max = 3.6 Vmm。動作供給電圧 Min = 2.375 Vmm。Altera コンプレックスプログラマブルロジックデバイス

ファミリー名 = MAX V。マクロセル数 = 192。ユーザI/O数 = 79。メモリタイプ = フラッシュ。ロジックブロック/エレメント数 = 240。インシステムプログラミング = インシステム。実装タイプ = 表面実装。パッケージタイプ = TQFP。ピン数 = 100。伝播遅延 = 7.5ns。個別アウトプットイネーブルコントロール = あり。寸法 = 14 x 14 x 1.05mm。高さ = 1.05mm。長さ = 14mm。動作供給電圧 Min = 1.71 VpF。Altera コンプレックスプログラマブルロジックデバイス

ファミリー名 = MAX II。マクロセル数 = 440。ユーザI/O数 = 116。メモリタイプ = フラッシュ。ロジックブロック/エレメント数 = 57。インシステムプログラミング = インシステム。実装タイプ = 表面実装。パッケージタイプ = TQFP。ピン数 = 144。個別アウトプットイネーブルコントロール = あり。寸法 = 20 x 20 x 1.4mm。高さ = 1.4mm。動作供給電圧 Max = 3.6 Vmm。幅 = 20mm。Altera コンプレックスプログラマブルロジックデバイス