この高性能CMOS複合プログラマブルロジックデバイス(CPLD)は、Atmelの実績のある電気的に消去可能なテクノロジーを使用しています。これは、他の大半の24ピンPLDの2倍のパワーを発揮します。増加された積項、和項、フリップフロップ、及び出力ロジック構成は、より便利なゲートを意味します。高速ロジックと均一な予測可能な遅延により、システム内のパフォーマンスが向上します。特長: 動作範囲: 3.0 → 5.5 V 高度な低電圧電気的消去可能プログラマブルロジックデバイス ユーザー制御の電源ダウンピンオプション 制御されたスタンバイ電源(10 μA標準) バッテリ駆動システムに最適
