Altera MAX V CPLD ファミリ 32マクロセル I/O 30本 64-Pin EQFPALTERA¥79,980税込¥87,978
1セット(250個)
7日以内出荷
仕様ファミリー名 = MAX Vマクロセル数 = 32ユーザI/O数 = 30メモリタイプ = フラッシュロジックブロック/エレメント数 = 40インシステムプログラミング = インシステム実装タイプ = 表面実装パッケージタイプ = EQFPピン数 = 64伝播遅延 = 7.9ns個別アウトプットイネーブルコントロール = あり寸法 = 7 x 7 x 1.05mm高さ = 1.05mm長さ = 7mm動作温度 Max = +85 ℃RoHS指令(10物質対応)対応
Altera MAX V CPLD ファミリ 128マクロセル I/O 54本 1.71~1.89 V 64-Pin EQFPALTERA¥329,800税込¥362,780
1セット(250個)
7日以内出荷
仕様ファミリー名 = MAX Vマクロセル数 = 128ユーザI/O数 = 54メモリタイプ = フラッシュロジックブロック/エレメント数 = 160インシステムプログラミング = インシステム実装タイプ = 表面実装パッケージタイプ = EQFPピン数 = 64伝播遅延 = 7.5ns個別アウトプットイネーブルコントロール = あり寸法 = 7 x 7 x 1.05mm高さ = 1.05mm長さ = 7mm動作供給電圧 Max = 1.89 VRoHS指令(10物質対応)対応
Altera プログラマブルロジック開発ツール CPLD MAX VALTERA7日以内出荷
プログラマブルロジックテクノロジー = CPLDキットの分類 = 開発キット対象機器 = 5M570Zキット名 = MAX VUSBケーブル、ライセンスフリーのQuartusR II Web Editionソフトウェア. MAX V CPLD Development Kit. Altera MAX V CPLD 開発キットは、I/O 拡張、インタフェースブリッジ、電源管理、初期化制御、アナログインターフェイス制御など、最も一般的なCPLDアプリケーションのプロトタイプに必要なハードウェアとソフトウェアの両方を含む、完全な設計環境です。. CPLD ( ;sub>;VCCINT ;/sub>;と ;sub>;VCCIO ;/sub>;) 消費電力を測定 2 つの異なる I/O 電圧 (CPLD バンク 2 上の調整可能な ;sub>;VCCIO ;/sub>;) 間のブリッジ 4 つのコネクターを介した外部機能またはデバイスへとのインターフェイス メモリーのリード / ライト 5M570Z CPLD で使用可能な 8 Kb ユーザーフラッシュメモリー (UFM) I2C/SPI EEPROM (ユーザーがインストール) 提供されたサンプルデザインを再利用することにより、CPLD デザインを迅速に実行 キットのPCBボードと回路図をデザインモデルとして再利用 CPLD 構成用USB-Blaster回路内蔵 ユーザーLED、押しボタン、コンデンサセンスボタン 標準 PC スピーカーヘッダ DC モータヘッダ x 2 ドーターカードとの嵌合用GPIO コネクタ
制御機器/はんだ・静電気対策用品 の新着商品
ページ: 1/ 3
残留電荷放電棒HASEGAWA税込¥64,878¥58,980